Partition的问题！

joemool · 发表于 2011-12-10 18:11:04

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

做过几个flat的设计，这次来了个Hierarchical的设计...

4核的DSP
木有什么partition的经验
更加悲剧的是，4个内核的网表是一起综合出来的...

请问，我该如何运用EDI，将这个flat的设计，变化成独立的block level，好让我规划好top之后，去meet内核的timing
然后，我可以将内核依次旋转90，180，270来获得4核的top

如果需要其他详细信息，请跟帖，我将一一解答...

求有partition经验的人指导一下flow！

icfbicfb · 发表于 2011-12-10 18:28:22

MIM 更好做了啊，做一个hard block就行了，

就是edi的标准flow啊，比如partition , pin assign , commit 即可，

看edi user guide

icfbicfb · 发表于 2011-12-10 18:29:02

至于timing，就是在block io上往死里约束好了，顶层才好收敛

joemool · 发表于 2011-12-10 23:37:26

回复 2# icfbicfb

那我的网表是4核都在一起的，是不是要修改一下？！

陈涛 · 发表于 2011-12-11 00:03:21

如果4核的边界是完全一样的，可以直接用
在EDI里面从顶层开始打散到4核那层，把4核都拖到floorplan里面，按照partition flow走就好了，
最后做P&R时，只做一个核

据我从几家用ARM比较多的大公司了解，EDI做出来的CPU比不上ICC的快

joemool · 发表于 2011-12-11 10:56:58

回复 5# 陈涛

陈版主大驾！

尽管ICC在一般设计上优于EDI，但是说到low-power和advanced node，例如ARM Cortex A-15都是用EDI工具做的吧...

joemool · 发表于 2011-12-11 10:59:58

回复 5# 陈涛

周一我好好研究一下，现在还只是测试网表优劣的阶段...
想3月份投片，这让我这种马上面临毕业的人情何以堪啊...

陈涛 · 发表于 2011-12-11 13:30:30

因为工作的原因，接触了不少大公司，同他们的交谈和我自己的比较，都是ICC优先。

icfbicfb · 发表于 2011-12-11 13:55:15

都可以吧，工具都是无所谓的，关键看熟练程度

joemool · 发表于 2011-12-12 13:53:08

回复 9# icfbicfb

今天上午按照两位大版主的flow走了一下，基本搞定了...
后面的flow我应该能自己走到底了
一个人搞这么个4核的真是累啊...

想想都想吐...

赶紧毕业吧！！！

[求助] Partition的问题！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1