用mvsim+vcs进行LowPower仿真流程，为什么没有出现期待中的不定态

icldc · 发表于 2011-12-9 14:35:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

大家好：
我最近用mvsim+vcs做了一下RTL级LowPower仿真，流程能顺利跑下来，但是出现了一些问题还没有找到答案，想请教一下有经验的大侠们

【仿真的流程】
第一步，mvcmp design
第二步，mvcmp upf文件
第三部，mvdbgen
第四步，vcs compile+run
上述流程跑下来没有问题

【问题】
跑的case是chip中一个电源域（在此称该电源域位PD_X）的断电再上电的sequence，从波形上能看到power_switch和isolation_control_signal都变为了断电模式
可是当power_switch变高后，与PD_X相对应的hierarchy（instance）内部信号并没有变为不定态（按照synopsys demo，感觉是要变为X态的才对）
另外，感觉isolation_control_signal在RTL级也没有起作用

上述问题到目前为止还比较困惑，不知道是工具的个问题，还是环境的问题，还请有经验的高手指教,谢谢！