在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2564|回复: 6

[原创] 如何查看乘法器的综合结果

[复制链接]
发表于 2011-11-22 23:47:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 emlair 于 2011-11-22 23:48 编辑

fa1.jpg fa2.jpg 一个很简单的乘法器,想看看综合后,综合器是怎样搭建乘法器,想看看门级图(逻辑图),发现technology map viewer  打开后却如下,看不到门级电路的搭建,有什么办法可以看到系统调用的是哪一种乘法器模块吗?
望指点,,谢谢。
发表于 2011-11-23 08:06:48 | 显示全部楼层
回复 1# emlair


    你这样写法,很明显看不出来的,综合后,会把乘法器约束掉的,
可以这么些
module ( a ,b ,c)
   input a ;
  input b ;
  output wire [1:0]c ;
assign c = a * b ;
endmodule
发表于 2011-11-23 09:34:35 | 显示全部楼层
你的代码写的有问题,shiyinjita说的对,你这样写,综合后就是你看到的那个结果。代码没有任何意义,被优化掉了。
 楼主| 发表于 2011-11-23 11:34:46 | 显示全部楼层
回复 2# shiyinjita


    用你的方法也看不到门级图的,看不到他搭建门级图的实际电路图,从Technology M a p viwer 看也不行,出来效果就是一个框框,
发表于 2011-11-23 13:02:29 | 显示全部楼层
恩,是的,呵呵,因为你用的是 * 这个公式,这样会当成一个黑匣子的,如果你用移位加 ,就会看到了
发表于 2011-11-24 15:18:55 | 显示全部楼层
首先楼主的代码很有问题。。。其次看你的图像是QuartusII综合出来的结果。QuartusII默认调用的是FPGA里面自带的乘法器,并不是门级的,像是一个器件在芯片里。如果是用DesignCompiler做综合,你的“*”是operator inference,生成的也是library中的乘法器,如果DesignWare中有,compile之后就可以看门级的了。
发表于 2011-11-27 20:42:09 | 显示全部楼层
mark,这个有用
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:46 , Processed in 0.025473 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表