在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3925|回复: 7

[求助] 求助关于LDO输出不对的问题。。。

[复制链接]
发表于 2011-10-13 12:09:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在芯片流片后测试LDO的输出与仿真的相差很大。LDO总体框图如下: 未命名.jpg 。(1)其中基准源已经确保1.2V,(2)反馈电路在5V的输出时候,反馈点电压是1.7822V,基本满足反馈的要求。(3)运放的环路增益有60db,相位裕度有50°。(4)功率管的尺寸是500/1。
我期望的是LDO稳定输出3.3V,在5V供电下。。
但是实际测试的时候LDO的输出数据如下:
1)VDD=5v LDO=3.85V
2) VDD=4.5V LDO=3.70v
3) VDD=4v LDO=3.52V
一个是LDO输出不对,另外个LDO的输出和输入关系太大。。。这是什么原因呢。。。。求教啊~~~
发表于 2011-10-13 13:49:06 | 显示全部楼层
可能是运放失调,小人无知随便一说
发表于 2011-10-13 14:49:02 | 显示全部楼层
感觉是环路上的增益出了问题(增益低了)。
 楼主| 发表于 2011-10-13 16:45:48 | 显示全部楼层
回复 3# gm-cfiltersz


    恩,感觉最大的可能就那个了。。有办法验证木。。。
发表于 2011-10-13 19:57:39 | 显示全部楼层
能把运放结构画出来吗?还有测试的时候负载电路多大?
 楼主| 发表于 2011-10-14 10:31:42 | 显示全部楼层
回复 5# gm-cfiltersz


    运放的结构 1.jpg ,白色的点是静态工作点。空载测的。。
发表于 2013-10-21 11:56:04 | 显示全部楼层
不懂,路过看看
发表于 2013-10-22 16:59:55 | 显示全部楼层
本帖最后由 xiaowanzi88 于 2013-10-22 17:01 编辑

1.输入差分对,面积太小,offset偏大
2.NMOS宿儒差分对,能保证Vth偏大情况下,处于深度饱和区吗?
3.LDO输出电流一直未知,如果空载下,这个LDO能够稳定吗?检查一下功率管,估计region=3吧!
4.未看见任何保护电路
5.“反馈电路在5V的输出时候,反馈点电压是1.7822V”,为什么不是1.2V左右?分压电子类型选用考虑大面积寄生二极管造成的漏电和匹配误差了吗?
这个结构如果是真实流片电路,只能说明,你们是土豪!

补充一点:你所使用的华虹NEC工艺有提供offset的测试数据,好好计算一下,一般等效输入offset在10mV以上!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-3-1 18:03 , Processed in 0.040602 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表