后端面试--每日一题（041）

陈涛

How do you reduce standby (leakage) power? How do you reduce dynamic power?
如何减少静态功耗？如何减少动态功耗？

难度：3

一目了然

我應該答不全，坐等牛人更好的答案。

Assume system VDD and clock frequency have been defined
reduce leakage:
1. transistor level: use high Vt cell or bias the body to level up Vt; reduce WlL.
2. circuit level: power gating, DVS

reduce dynamic:
1. transistor level: use high Vt cell or bias the body to level up Vt; reduce WlL(but be careful with the drive current)
2. circuit level: power gating, DVFS, use small cells(reduce CL)
3. system level: coding for less switching

一目了然

哎這論壇有bug，不小心發了兩次。

--------------------------------

我應該答不全，坐等牛人更好的答案。

Assume system VDD and clock frequency have been defined
reduce leakage:
1. transistor level: use high Vt cell or bias the body to level up Vt; reduce WlL.
2. circuit level: power gating, DVS

reduce dynamic:
1. transistor level: use high Vt cell or bias the body to level up Vt; reduce WlL(but be careful with the drive current)
2. circuit level: power gating, DVFS, use small cells(reduce CL)
3. system level: coding for less switching

tiger_lein

先说动态功耗:主要是开关功耗，就要从电压频率上着手，clock gating、msv、pso和DVFS、avs技术
静态功耗：pso、多采用在非关键路径用hvt cell替换lvt cell（这牵扯到一个后端物理实现策略的问题）
这几项技术的理解请参考MOS器件的电流公式和开关功耗公式；

是否答对了，还请陈老大评判；

tiger_lein

X6J6P6

降低静态功耗：
1、        在非关键路径上用Hvt的cell替换Lvt的cell；
2、        降低信号的翻转时间，即transition；
3、        降低电源电压；
降低动态功耗：
1、        采用始终门控单元；
2、        降低电压，采用多阈值电压，动态电压缩放技术；
3、        减少decap_cell的数量；
4、        降低走线的长度；
5、        前端代码优化；

TomPaul

搭车问一个：
谁比较过，哪种方式的采用对降低功耗有立竿见影的效果？

王不动

动态功耗跟电路，电容，电压的平方（？）和频率有关，所以从这几个方面入手比较好？
2楼说的coding for less switch 应该就是从电路方面着手
降低寄生电容，工作电压还有工作频率？

papertiger

静态应该专注于：
1，highvt 替换。
2，power shut down。

动态太多了：
1，clock gating。
2，非关键模块降频。
3，overconstraint 降电压。
4，设计方法。
5，transition time 约束。

静态追求数量级差异。动态追求百分比。

陈涛

老陈认为，这是最邪恶的一种提问方法！貌似简单，其实覆盖范围很广。
leakage power + dynamic power 不就是 total power 吗？
那么这个问题可以换一个说法：如何减少功耗？
这样可以从系统结构，算法，前端，一直说到后端，即可以罗列几个大的方向，也可以具体到每个细节，你也搞不清楚他想问的是那个方面。
反过来说，如果他有意刁难你，就可以用这种问法，反正你答不全，到时就说你水平不够！

我们就集中在后端的部分（加一小部分前端），而且是细节讨论
楼上几位说得都对，总结一下

静态功耗：
非关键路径HVT cell 替换
coarse grain， fine grain， power shutdown
减少decap_cell
散热降温

动态功耗：
降压
power island
DVSF
非关键路径HVT cell 替换
clock gating
memory split
signal gating
transition time 约束
减小高速信号的走线长度

ivanmi

版主威武，很全面的回答，特别是几个不太被提起的“散热降温”“减少decap” “memory split" "transition time 约束” ，基本把static/dynamic power的因素都包括进去了。