求助关于 Cadence spectre仿真jitter的问题

cyydx · 发表于 2011-7-25 15:38:08

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

想要得到的结果是PLL输出时域的RMS和PK-PK值，单位是时间（ps）。也就是时域上PLL输出信号的抖动大小，不是频域。
不知道用Cadence怎么仿真得到。频域噪声的仿真似乎比较容易，但是时域的分析仿真现在一点头绪也没有，希望牛人指导。
多谢了。

fengsui · 发表于 2011-7-26 09:32:57

其实得到频域结果已经很接近了，jitter可以将频域结果在一定范围内积分，好像有小工具可以帮你，在网上找找，cadence本身也可直接给出。如果想在时域仿真，看用什么工具，Cadence下可以建pll的宏模型，然后再进行闭环仿真，否则就太花时间了；Goldengate可以对较小的分频比直接时域仿真，但对相噪的仿真需要先预仿到环路稳定条件下，再进行相噪的仿真，同样根据相噪结果可以得到jitter结果，大概是这样，具体操作要看手册。

qkqxx1 · 发表于 2011-7-26 15:10:07

shen me wen ti

cyydx · 发表于 2011-7-26 15:55:18

回复 2# fengsui

积分以后最多是rms jitter，但是峰峰值呢？还有PNOIS分析包含了器件噪声吗？谢谢

fengsui · 发表于 2011-7-26 19:31:25

回复 fengsui

积分以后最多是rms jitter，但是峰峰值呢？还有PNOIS分析包含了器件噪声吗？谢谢
cyydx 发表于 2011-7-26 15:55

登录/注册后可看大图

对由随机噪声主导的噪声，其峰峰值可由rms值推出，就是乘以一个系数，如果是杂散比较大，可能还需要通过对时域仿真结果来做后处理得到。是的，PNOISE分析包括器件噪声，如果是做闭环PLL仿真，最好在参考源中也加入噪声，如果有条件在电源中也注入噪声，这样才更接近真实的PLL输出噪声及jitter.

cyydx · 发表于 2011-7-26 21:05:09

回复 5# fengsui

由rms算峰峰值的前提条件应该是要知道随机噪声的分布函数啊？难道假设高斯分布？

cyydx · 发表于 2011-7-27 08:33:40

用pss+pnoise仿真PLL参数怎么设置啊？我的pss仿真不收敛，昨天下午找系里做过锁相环的老师问了一下，也说锁相环进行pss仿真基本很难收敛，用pss+pnoise仿不了相位噪声。可看网上好多人都推荐这种方法，不明白啊...

fengsui · 发表于 2011-7-27 22:43:00

用pss+pnoise仿真PLL参数怎么设置啊？我的pss仿真不收敛，昨天下午找系里做过锁相环的老师问了一下，也说锁 ...
cyydx 发表于 2011-7-27 08:33

登录/注册后可看大图

正常PSS+PNOISE比较适合于PLL中的各个模块，如VCO, 分频器，等，如果用于闭环相噪仿真就容易不收验，因为环路锁定需要的时间太长，而仿真步进因为有射频信号而又不能设得比较大，因此容易导致无解。比较现实的还是参考我上面建议的两个方案，它们巧妙地回避了这个问题。

cassun · 发表于 2011-9-18 16:22:06

没有看明白，学习下

yesanzi · 发表于 2011-9-23 19:24:14

没有看懂啊……

账号		自动登录	找回密码
密码			注册

[求助] 求助关于 Cadence spectre仿真jitter的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /3