请问各位关于reset信号的问题

qjmxxgui · 发表于 2011-7-23 16:08:32

您需要登录才可以下载或查看，没有账号？注册

x

请问下各位，写时序电路是不是一定要有一个reset信号？
我刚写了一个很简单的分频器，没有reset的时候用testbench仿真一直不成功，加了reset就可以了

刚刚学没几天，还请各位大虾多多指教

lhlhualin · 发表于 2011-7-23 20:56:25

没复位，初值为不定态，怎么行呢？自己好好看书········

zhunh · 发表于 2011-7-23 23:06:04

我觉得是可以的，但在用之前要先有值，但一般的寄存器不推荐没有RESET信号，如果没有，后面的流程可能有很多麻烦，比如DFT

jun_dahai · 发表于 2011-7-25 09:41:11

根据设计的要求来确定到底需要不需要使用复位信号。
当没有复位信号时，使用force...release强制赋初始值，进行simulation

xiaocanmeng · 发表于 2011-7-25 19:58:01

你可以在声明语句时赋初值，reg a=0;（不推荐）

eagle.cracks · 发表于 2011-7-25 21:09:40

FPGA中进行打拍的话，是可以不带复位值的；其余的，设计时序逻辑电路，建议都带上复位值，否则没有初始的值，无法正常运行的。

好好看看数字电路的书吧，很基础的概念。

pengguihua · 发表于 2011-7-26 13:59:41

建议加reset!

林祥生 · 发表于 2011-7-26 14:14:19

reset信号是根据需要添加的。像简单的 delay信号就可以没有reset信号

wxx116zh · 发表于 2011-7-26 14:28:54

觉得还是需要一个reset信号。

kelvinbao · 发表于 2011-7-27 16:43:37

has a reset is a good coding style...

[求助] 请问各位关于reset信号的问题