在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: tyo_pa

请教关于standard & I/O cell layout

[复制链接]
发表于 2010-11-17 16:31:34 | 显示全部楼层
........
发表于 2010-11-19 11:20:30 | 显示全部楼层
做下,有经验的指点下就可以上手,很快
发表于 2011-5-31 10:43:19 | 显示全部楼层
standard cell 很磨
发表于 2011-7-17 16:02:33 | 显示全部楼层
做std cell只要会hspice和virtuoso上手很快,当然单元的cellrise、cellfall和rise_transition和fall_transition要做得尽量接近,还要保证一定的驱动能力,电路图和版图结构一般参考tsmc的。难点是在提lib文件。lib文件不准整个库等于白做。
IO的话比较难做,我还没有这方面的经验
发表于 2011-7-23 07:53:27 | 显示全部楼层
回复 24# zhouchong0904


  提lib很简单,只是看manual使用tool而已,最多注意下仿真环境的设定
发表于 2011-7-23 09:37:51 | 显示全部楼层
回复 25# 一目了然


    单纯的把lib提出来不难,难在你的lib要准确,关键在7*7的查找表的坐标点要设的好。
发表于 2011-7-23 11:04:17 | 显示全部楼层
回复 26# zhouchong0904


   把cload和slew设对基本上就ok了吧
发表于 2012-3-29 23:07:52 | 显示全部楼层
我也正在开始画
发表于 2012-8-2 11:38:56 | 显示全部楼层
这个工作很难做。想要把IO,STD画出来很简单,但是画的好不好那就要很有能力了。同样的工艺,不同的公司做出来的STD和IO差别很大。
发表于 2015-10-8 11:23:34 | 显示全部楼层
发反反复复反复反复反复反复v
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:35 , Processed in 0.020195 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表