后端面试--每日一题（054）

陈涛 · 发表于 2011-7-13 13:04:06

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

Which PVT condition will give the most leakage power?
那个PVT corner的leakage power最大？

难度：2

新手2009 · 发表于 2011-7-13 16:37:14

ML(max leakage)吧！

night_cool · 发表于 2011-7-13 20:47:45

明显min撒。电压高，电阻低。。。

一目了然 · 发表于 2011-7-14 04:19:15

For Standard CMOS Logic
P: Low Vtn & Low Vtp
V:High VDD
T: Depends. High Temp for Square law region; Low Temp for Subtreshold region

For Memory and other mixed-signal circuit, it depends on the design

qingx_j · 发表于 2011-7-14 08:48:05

T: Depends. High Temp for Square law region; Low Temp for Subtreshold region
不懂，请教

陈涛 · 发表于 2011-7-14 13:17:55

本帖最后由陈涛于 2011-7-14 23:27 编辑

P: FF corner
V: High voltage
T: High temp.

B40514066 · 发表于 2011-7-14 16:32:00

回复 6# 陈涛

T应该是high temp

陈涛 · 发表于 2011-7-14 23:27:15

回复陈涛

T应该是high temp
B40514066 发表于 2011-7-14 16:32

登录/注册后可看大图

谢谢，改正！

P: FF corner
V: High voltage
T: High temp.

一目了然 · 发表于 2011-7-15 03:50:00

回复 5# qingx_j

subthreshold region 的导电机制跟square law 不一样，ITD-> delay变小，leakage变大。

qingx_j · 发表于 2011-7-15 08:53:25

回复 9# 一目了然

感谢，

是否有更详细的资料分享，想学习一下

账号		自动登录	找回密码
密码			注册

[原创] 后端面试--每日一题（054）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1