！！！FPGA时钟问题求教！！！急！！！

netshell · 发表于 2011-5-23 08:21:28

回复 10# dspmimo

谢谢我换成P端试试~！

tiansanfeixu · 发表于 2011-5-23 11:04:52

关注！！！！

ee_designer · 发表于 2011-5-23 15:23:42

按照要求，单端的时候应该是从P端进去！

jlfeieee · 发表于 2011-5-24 15:54:16

还没用过差分的，看来要努力了

netshell · 发表于 2011-5-24 16:01:43

回复 13# ee_designer

的确是这样~！

hh7kknd · 发表于 2011-5-25 11:52:03

注意读datasheet，上面写的很清楚，比如V6的FPGA，单端时钟必须接在P，否则无法通过IBUFG，这样会多一个IBUF的延迟，你在内部调一下相位，也能解决。

netshell · 发表于 2011-5-25 12:49:43

回复 16# hh7kknd

请问如何调相位？

emaklutz · 发表于 2011-5-25 17:36:31

单端时钟放在P好些。DCM里面应该可以调相位的。

netshell · 发表于 2011-5-26 09:51:12

回复 18# emaklutz

但你不知道相位差多少啊。。怎么调啊？

Fei_Fly · 发表于 2011-5-26 10:47:34

用了其实也没什么，主要就是另外一个不能做时钟了，你外部时钟多少M？

[求助] ！！！FPGA时钟问题求教！！！急！！！