大家有没有用过OSERDES，Xilinx官方的代码为什么在时钟信号输出后面加上ODDR？

lzl19860420

大家有没有用过OSERDES，Xilinx官方的代码为什么在时钟信号输出后面加上ODDR，直接输出时钟不可以吗？

hdjun1983

是啊，好像是作为SDR来接收的吧?我最近也在看这个，大家可以讨论讨论，我的QQ405965767

eaglelsb

我以前这么做时的考虑时，因为数据线也要经过ODDR的，时钟也这么做，可以让时钟和数据经过同样的结构单元出去，这样它们的时延信息等都是一致的，如果有很大的环境温度变化的影响，它们输出的时间差也能保持恒定，有利于设计稳定。

dlb05061131

我以前这么做时的考虑时，因为数据线也要经过ODDR的，时钟也这么做，可以让时钟和数据经过同样的结构单元出 ...
eaglelsb 发表于 2011-5-23 14:01

                               
登录/注册后可看大图

      //------------------------------------------------------------------------
  // GMII Transmitter Clock Management
  //------------------------------------------------------------------------
  // Instantiate a DDR output register.  This is a good way to drive
  // GMII_TX_CLK since the clock-to-PAD delay will be the same as that for
  // data driven from IOB Ouput flip-flops eg GMII_TXD[7:0].
  ODDR gmii_tx_clk_oddr (
      .Q(GMII_TX_CLK),
      .C(TX_CLK),
      .CE(1'b1),
      .D1(1'b0),
      .D2(1'b1),
      .R(RESET),
      .S(1'b0)
  );

这位仁兄说的非常正确，上边是我从xilinx一个ip里边找到的。

lzl19860420

哦，谢谢大家！

xiaofeng2001

都是高手啊～时钟问题是首要的

xiaofeng2001

都是高手啊～时钟问题是首要的

marmy

我以前这么做时的考虑时，因为数据线也要经过ODDR的，时钟也这么做，可以让时钟和数据经过同样的结构单元出 ...
eaglelsb 发表于 2011-5-23 14:01

                               
登录/注册后可看大图

由这个我想引申的问一下，如果一个设计里面使用了ODDR以后，那么修改设计进行不同次综合实现，由ODDR输出的信号到PAD的时延会改变吗？
同样的问题对IDDR。

zengshijun

henhao,meiqianle

frinos

学习一下！！！