在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5240|回复: 7

[求助] system verilog的个幼稚的问题。。。。。

[复制链接]
发表于 2011-5-19 10:20:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近在学习system verilog,在书上看到一个例子,如下
module test_typedef();

typedef enum{red,green,blue,yellow,white,black} colors;
colors my_colors;

initial
  begin
    $ display("my_colors's default vaule is % s",my_colors);
    my_colors=green;
    my_colors=colors'(2);
    $ display("my_colors is % s",my_colors. name);
  end

endmodul

但是在questasim中仿真的时候出现警告:System task or function '$dispaly' is not defined.另外,在Debussy中打开时,$ dispaly也会报错。
这个问题怎么解决呢?跪求答案!非常感谢!
发表于 2011-5-19 13:01:37 | 显示全部楼层
如果库里没有,自己写一个task就行了,还能锻炼一下!
发表于 2011-5-19 13:02:30 | 显示全部楼层
到底是$display还是$dispaly?
发表于 2011-5-20 17:35:31 | 显示全部楼层
你的$和display之间是不是有个空格?
发表于 2011-5-21 06:48:54 | 显示全部楼层
3楼正解
 楼主| 发表于 2011-5-22 09:50:18 | 显示全部楼层
回复 2# hi_johnson


   呵呵好,谢谢你
 楼主| 发表于 2011-5-22 09:50:49 | 显示全部楼层
回复 3# gaurson


   呵呵我已经搞明白了,不过仍然感谢你
 楼主| 发表于 2011-5-22 09:51:43 | 显示全部楼层
回复 4# asic_wang


   我搞明白了,仍然感谢你
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 07:04 , Processed in 0.033811 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表