|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
小弟最近在学习system verilog,在书上看到一个例子,如下
module test_typedef();
typedef enum{red,green,blue,yellow,white,black} colors;
colors my_colors;
initial
begin
$ display("my_colors's default vaule is % s",my_colors);
my_colors=green;
my_colors=colors'(2);
$ display("my_colors is % s",my_colors. name);
end
endmodul
但是在questasim中仿真的时候出现警告:System task or function '$dispaly' is not defined.另外,在Debussy中打开时,$ dispaly也会报错。
这个问题怎么解决呢?跪求答案!非常感谢! |
|