一个有符号的16位乘法器的verilog代码

Ames · 发表于 2011-5-13 16:22:18

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 Ames 于 2011-5-15 18:51 编辑

16bits_multiplier.rar (585.91 KB, 下载次数: 2559 ) 这是一个有符号的16位乘法器的设计，包含详细的设计报告和全部的verilog代码。乘法器采用booth编码，4-2压缩，超前进位结构。。。。。注：自己写的代码，非网上抄袭！

Ames · 发表于 2011-5-13 16:27:46

没钱了，发帖子挣点钱。。。。

xiex0114 · 发表于 2011-5-16 13:02:49

看看吧

4k_hhc · 发表于 2011-5-16 23:54:16

hehehhe!!!

dianzidaren1 · 发表于 2011-5-17 02:15:40

谢谢楼主分享！

雨打溪风 · 发表于 2011-5-17 08:55:00

支持原创啊

xiex0114 · 发表于 2011-5-17 10:45:30

支持原创啊

lilianwong · 发表于 2011-5-21 02:32:34

支持支持~~~

cccccs · 发表于 2011-6-3 09:21:26

怎么下啊，求下载啊

cccccs · 发表于 2011-6-3 09:22:36

好啦，多谢多谢~~

[原创] 一个有符号的16位乘法器的verilog代码