在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8928|回复: 5

[求助] verilog里如何实现复数的乘法?

[复制链接]
发表于 2011-4-8 15:03:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我最近刚开始接触verilog语言
想请教各位高手:
verilog里怎样实现复数相乘,就是一个类似复乘器的东西
谢谢!
发表于 2011-4-8 15:18:49 | 显示全部楼层
1. 看一下synopsys designware有没有现成的复数乘法单元。
2. 完全展开后,用乘法器和加法器实现。
发表于 2011-4-8 16:40:48 | 显示全部楼层
一个复数,相当两个实数,展开相乘,一家之言。
发表于 2011-4-8 17:17:49 | 显示全部楼层
我只会加法的,乘法的还不会恩
 楼主| 发表于 2011-4-8 17:32:00 | 显示全部楼层
回复 2# acgoal


    谢谢回答
我用的是Quartus
在tools-->Mega wizard里有complex multiplier
发表于 2011-4-8 17:34:00 | 显示全部楼层
是乘加的过程,展开后就知道了,注意的有两点(1)是否是符号数,如果是要进行符号扩展。(2)注意位宽,乘法和加法。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:05 , Processed in 0.020358 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表