综合和布线都没问题，生成位流文件出了问题。会是什么问题呢？

zhangtaozt · 发表于 2011-3-28 17:48:03

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

最近在用FPGA spartan 3e做东西，代码写了不少。用Modelsim仿真没有问题。综合和布局布线都没问题，到了生成位流文件的时候出了问题。我在想，是不是FPGA里的资源不够用啊？请大家指教。

eaglelsb · 发表于 2011-3-28 17:53:53

我遇到过这个问题，原因是因为有些脚管已经在代码中屏蔽掉，但是在约束文件里还存在着对应的约束。

zhangtaozt · 发表于 2011-3-28 17:57:05

回复 2# eaglelsb

你的意思是去掉约束文件里的约束吗？还是怎样做。请指教。

acgoal · 发表于 2011-3-28 19:04:25

这个过程有问题应该是P&R的时候资源不够，因为bitgen开始的时候会做DRC。你可以把错误贴出来看看。

zhaichunhua168 · 发表于 2011-3-28 22:50:03

回复 4# acgoal

去掉DRC校验就可以了

eaglelsb · 发表于 2011-3-29 11:00:26

回复 3# zhangtaozt

LS说得应是对的，
以前我一直按把没用过的多余约束注释掉的法子去做，也能解决问题。

acgoal · 发表于 2011-3-29 12:31:47

回复 5# zhaichunhua168

可是DRC会报错是因为P&R的结果不满足FPGA的rules，去掉的话可能会导致莫名其妙的问题。
比如routing不够的时候，去掉DRC，虽然是可以生成BIT文件，但是又有什么用处呢，设计哪怕是有一条线没有routing好，那么和他相关的功能就完全不工作。
屏蔽错误是不明智的行为。除非有些明显不影响正常功能或性能的才可以屏蔽。这些都需要仔细再仔细的分析。

zhangtaozt · 发表于 2011-3-29 15:15:34

其中有一个是这样的：
ERROR： PhysDesignRules:10— The network <shuju_2<12>>is completely unrouted.
这样的错误共有8332个。报了三十个，还有8292个没报。

zhangtaozt · 发表于 2011-3-29 15:17:12

我想是资源不够，没能完全布线吧。

zhangtaozt · 发表于 2011-3-29 15:18:45

回复 5# zhaichunhua168

如何去掉DRC呢？

[原创] 综合和布线都没问题，生成位流文件出了问题。会是什么问题呢？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2