在VCS中对FPGA设计进行仿真

wang09123 · 发表于 2010-12-13 22:11:09

呵呵，辛苦啊

misrig001 · 发表于 2011-3-28 17:33:07

后记：
现在已经用VCS来仿真FPGA了，个人感觉VCS挺好用的，尽管刚开始时命令老是用不好，不过速度似乎比MODELSIM快些，而且脚本写好后就不用来回改了，调试起来方便了很多

huanguestc002 · 发表于 2011-3-28 19:29:22

回复 22# misrig001

请问哈要调用xilinx的库，vcs下如何设置呢。？

misrig001 · 发表于 2011-3-31 14:07:05

在VCS的command line里加上xilinx的库
-y xilinxlibpath
其中xilinxlibpath 是你xilinx仿真库unisims,xilinxlibcore,simprims的路径

cxs2002 · 发表于 2011-4-15 17:24:51

高见啊。

cgssuccess · 发表于 2011-4-16 11:22:26

谁说的modelsim不能用脚本，do和tcl不行吗？但是Makefiel不行，请牛人指点一下

PETERZHAO2010 · 发表于 2011-5-11 05:59:55

得到的得到的得到的地对地导弹

xujie06023613 · 发表于 2011-5-11 12:01:41

回复 5# solarwafer

VCS有综合的功能吗？DC综合后仿真，属于后仿吗？

misrig001 · 发表于 2011-9-21 16:05:06

回复 26# cgssuccess

曾经在windows平台下用过modelsim的命令行形式，当时的做法是把一些编译仿真步骤写成.do格式的文件专门用于vsim，vlog 来调用，外面用批处理命令来调用vlog和vism ，感觉也不错，脚本写好，就不用来回改

717632672 · 发表于 2012-9-27 16:28:26

回复 24# misrig001

您好，向您请教一个问题，用VCS仿真FPGA的设计，在VCS中添加ISE的库，在VCS的Makefile脚本中我添加了如下的库， _ARRUNYXPA%OX643R168]T1.jpg

然后再仿真的时候出现了如下错误，
~QEXOSI7%)SED1CEO4LWN15.jpg

这个是我在ISE中生成的一个RAM的IP核，用VCS仿真编译的时候就出现找不到这个文件的端口列表，但是这个RAM的*.v文件是ISE自动生成的，端口列表什么的都是有的，那么现在出现了这线的错误提示，是因为什么原因呢，是在VCS中添加ISE的库出了问题，还是除了添加ISE的库文件之外还需要添加什么文件或命令什么的吗？
请高手指导一下！非常感谢！
file:///C:\Documents and Settings\Administrator\Application Data\Tencent\Users\717632672\QQ\WinTemp\RichOle\_ARRUNYXPA%OX643R168]T1.jpg

[求助] 在VCS中对FPGA设计进行仿真

站长推荐 /1