关于SDRAM的简单问题，紧急求助！

hy5239 · 发表于 2011-3-5 12:04:14

您需要登录才可以下载或查看，没有账号？注册

x

用Modelsim仿真过了，可是实物读出的数却全是错乱的。
郁闷了很久不知问题所在，用SIGNAL TAP II检查时序也还是不懂。

这是

这是写的时序图来自signalTap II ，大家可以看到FPGA确实在写了

这是读的时序图，可是却读不出来东西，不明原因。
我目前猜想可能是没写进去，或者数据丢失，还望高手指点一二。

hy5239 · 发表于 2011-3-5 13:32:16

哎，怎么没人回呀，自己顶一个

pinder · 发表于 2011-3-5 17:03:55

读不出来可能的原因太多了，我们这里一个人搞DDR，读不出来的原因是。。。。

DQ设置的是output

应该是bidir才对，嘿嘿，你不会也是这个弱智问题吧

hy5239 · 发表于 2011-3-5 17:37:34

回复 3# pinder

没啊，数据线当然是要双向的啦。这个会不会是有细节的时序问题呢？是根本没写进去吗？

akglory · 发表于 2011-3-6 06:40:33

帮顶，一起学习

九天寒江 · 发表于 2011-3-6 11:19:26

我不怎么会，希望有人能解决~~

落日星辉 · 发表于 2011-3-6 13:56:36

有可能是sdram的时序配的不对，你能保证仿真时的模型和实际的sdram的颗粒在timing parameter上是一致的吗？

chuyanchao · 发表于 2011-3-6 14:29:27

sdram出问题，很多都是自身的时序（相位）问题……所以首先还是把时序问题解决了，再进行下面的工作。

hugoodboy · 发表于 2011-3-6 17:49:37

路过,来看看,学习了

JD.WARLOCK · 发表于 2011-3-6 22:55:14

有可能是时序上的问题吧

[求助] 关于SDRAM的简单问题，紧急求助！