大家有没有在设计版图中加入tapcell的经验。

zhqi415758192 · 发表于 2010-6-18 14:29:09

看你用的库里面，celll是否有衬底阱接触，没有的话，就要加了，否则不需要，应该在place之前加吧

B40514066 · 发表于 2010-9-18 11:21:25

DINGING

cffyh · 发表于 2010-10-7 21:37:45

那个库文档中对tapcell的distance有规定呢？？？

destiny21 · 发表于 2010-10-7 22:50:46

那个库文档中对tapcell的distance有规定呢？？？
cffyh 发表于 2010-10-7 21:37

登录/注册后可看大图

应该就是design manual里有吧，偷懒的话可以看工艺厂商提供的参考的综合流程。

sunshinell · 发表于 2010-10-9 16:30:39

是否要加tapcell，在于你用的process的tech file是否是tapless的。
如果是tapless的，即stdcell自己不包含welltap的，那么就一定要在place之前加endcap 和welltap cell的，tapcell 的间距由design rule定义的。若按每行都加，那么distance小于rule的2倍；若隔行加，distance小于rule的4倍。无论你按哪种方式加tapcell，最终需要满足DRC：A-B-A，A为tapcell，B为stdcell，B上任何一点到A的距离需要小于等于rule的最小值。
如果不是tapless的，即stdcell自身有tap，那么就不需要加tapcell。

bhcsayx · 发表于 2010-10-12 00:40:01

提示: 作者被禁止或删除内容自动屏蔽

随风奔跑 · 发表于 2010-10-13 19:56:18

学习了~

筱筱冯 · 发表于 2010-10-14 11:03:42

顶起顶起顶起顶起

筱筱冯 · 发表于 2010-10-14 11:13:28

学习学习学习中

alex_fang2010 · 发表于 2010-10-15 13:36:14

加tapecell的原因是因为随着制程的减小，（90nmbelow)在设计单元库电路时候，通过不做well/sub contact来减小每个单元的面积，你可以打开单元库中的tap单元看一下，就明白了。

bhcsayx bhcsayx 当前离线积分 4050 头像被屏蔽	发表于 2010-10-12 00:40:01 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
bhcsayx bhcsayx 当前离线积分 4050 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[原创] 大家有没有在设计版图中加入tapcell的经验。

站长推荐 /2