spectreVerilog混合仿真问题（有图）

yueleven · 发表于 2010-9-7 10:08:34

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

*USRERR: Net aa, in module MIX_Sim, lib yu_analogSim, view schematic
requires the generation of Hierarchical Interface Element (IE) inside
a cellview having the view name that is a member of the analog
or digital stop view set. Such an IE will be ignored by the simulator.
Please change your design to avoid this limitation.
Unable to generate hierarchical interface elements for Network design (cell: MIX_Sim, lib: yu_analogSim, view: config)
Netlist Error: IE Generation-- Must correct Interface Element Generation errors before continuing with netlisting.
...unsuccessful.

疑问：是否需要插入IE?MOs_a2d/MOS_d2a,
在填写MOS的电压和上升下降时间的时候提示如下：
*Error* nth: argument #2 should be a list (type template = "xl") - "input"

yueleven · 发表于 2010-9-7 12:28:23

顶起来啊~有人知道么~急~~

lylnk · 发表于 2010-9-7 13:14:39

schematic不能直接用来做spectreVerilog仿真。需要再建一个config的view来仿真
用hierarchy editor来建立

这个config调用schematic，用spectreVerilog的设置

yueleven · 发表于 2010-9-7 15:36:15

这个已经做过了的~

feiyufox · 发表于 2010-9-7 16:01:55

傻瓜型教程

yueleven · 发表于 2010-9-7 17:14:09

感觉像是软件问题不是操作出问题了~

seawang · 发表于 2010-9-7 17:17:59

是linux吗？怀疑系统库问题

yueleven · 发表于 2010-9-7 17:19:25

sun，unix，
我的linux没安装ldv

kool · 发表于 2010-9-8 18:05:32

2# yueleven

需要加IE，定义Digital and analog的interface.

wulong527 · 发表于 2010-9-12 00:33:02

非常感谢5楼的资料，谢谢~~

[求助] spectreVerilog混合仿真问题（有图）

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2