在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4698|回复: 8

[求助] 大侠能不能帮我看看这DFT是怎么回事???

[复制链接]
发表于 2010-4-21 16:39:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 zczc999 于 2010-4-21 22:22 编辑

本人DC新手,在用的时候老是出violate

综合的是一个8位的流水线加法器,输入有ina[7:0] ,inb[7:0],cin,clk,输出有cout,sum[7:0],另外加了两个输入端口scan_en,scan_mode

在做dft之前已经综合过的,compile -scan,在这个基础上将DFF连成扫描链。我是这样写的
set_scan_configuration -style mutiplexed_flip_flop  -chain_count 8 -clock_mixing no_mix

set_dft_signal -type ScanDataIn -port [get_ports ina
  • ]
    set_dft_signal -type ScanDataOut -port [get_ports sum
  • ]
    set_dft_signal -type ScanEnable -port [get_ports scan_en] -active_state 1
    set_dft_signal -type TestMode -port [get_ports scan_mode] -active_state 1
    set_dft_signal -type ScanClock -port [get_ports clk] -timing {0 50}
    create_test_protocol
    preview_dft

    结果有65个violation,然后使用dft_drc,所有的寄存器都有violation,
    uncontrollable clock input of flip-flop,全都是这种,每一个都是clk uncontrollable。但是我这个clk是端口直接进来的,没有经过任何的门控和分频啊,请问这是怎么回事啊???而且我用report_dft_signal也看不到clk,难道DFT的时钟跟功能时钟不能是同一个时钟??
  • 发表于 2010-4-23 22:53:52 | 显示全部楼层
    DFT的时钟和功能时钟是可能存在不一样的~~~
    发表于 2010-6-12 16:52:39 | 显示全部楼层
    不懂,学习中
    发表于 2010-6-18 09:38:00 | 显示全部楼层
    经验之谈:dft时钟和功能时钟最好不要用同一个时钟!
    发表于 2010-6-21 10:25:20 | 显示全部楼层
    如楼上两位所说,做DFT的时钟跟功能时钟一般是不同的  功能需要速度(高速) 而DFT一般低速的就可以
    发表于 2010-6-23 12:46:06 | 显示全部楼层
    时钟,复位和test_mode要设置-view existing_dft
    in,out,scan_en设置成-view spec
     楼主| 发表于 2010-6-28 21:51:21 | 显示全部楼层
    发表于 2010-12-31 10:10:49 | 显示全部楼层
    学习一下,dft'新手
    发表于 2010-12-31 12:28:13 | 显示全部楼层
    学习支持
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    站长推荐 上一条 /2 下一条

    小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
    ( 京ICP备:10050787号 京公网安备:11010502037710 )

    GMT+8, 2025-2-12 23:57 , Processed in 0.025209 second(s), 9 queries , Gzip On, Redis On.

    eetop公众号 创芯大讲堂 创芯人才网
    快速回复 返回顶部 返回列表