请教VCO的设计

calven

刚刚开始设计VCO，之前觉得只要振出一个想要的频率应该挺容易的，事实上好像没那么简单。不知道是不是寄生电容参数算的不对的问题。用的是常见的交叉耦合的lc tank 的结构，在cadence里，作DC分析后，直接看管子的DC Operating Point，这样得到的寄生电容参数有什么问题吗？
  还有一个问题是，对这种交叉耦合的结构，从负阻的角度看，一种起振的条件是负电阻要比要比等效电阻大，这样得出管子的跨导就小于某个值；另一种是负导纳要比等效导纳大，这样得出管子的跨导就大于某个值，这两者怎么选取。在一篇论文里看到，要看电流是接近正弦的还是电压是接近正弦的，但不知道为什么。
   麻烦知道的解释一下，多谢了

xftang

对于只用NMOS做交叉耦合对的LC VCO，NMOS做交叉耦合对提供的负阻为－2/gm，起振条件为gm》a .2/Rp ，Rp为LC回路的等效并联电阻，a为起振安全因子
对于同时用NMOS,PMOS对提供负阻的LC VCO， 提供的负阻为－1/gm， 起振条件为gm》a .1/Rp

calven

多谢！起振条件为，起振条件为gm》a .2/Rp ，是根据负导纳比正导纳大得出的吗？而不是根据负电阻要比正电阻大得出的吧？这里的Rp不是一个LC回路的并联电阻，而是两个两个串联LC电路的等效电阻，对吗?

原帖由 xftang 于 2007-6-18 10:14 发表
对于只用NMOS做交叉耦合对的LC VCO，NMOS做交叉耦合对提供的负阻为－2/gm，起振条件为gm》a .2/Rp ，Rp为LC回路的等效并联电阻，a为起振安全因子
对于同时用NMOS,PMOS对提供负阻的LC VCO， 提供的负阻为－1/gm ...

xftang

起振条件为，起振条件为gm》a .2/Rp ，是根据负导纳比正导纳大得出的吗？

是的，对于NMOS、PMOS互补交叉耦合的LC-VCO，NMOS、PMOS互补交叉耦合对提供负导纳－gm，起振条件 gm》a×Gtank，      Gtank为谐振回路的等效并联导纳Gtank＝1/Req， Req主要由回路的电感寄生电阻等效而来

如果从电阻来考虑，NMOS、PMOS互补交叉耦合对提供的负阻－1/gm，起振要满足 Req－1/gm》0，于是gm》a×1/Req， 与上面的分析是一样的

xinshuiren

学习学习

zhoujian0907

負阻比阻抗大就不起振拉

lwcforever

回复 4# xftang


如果从电阻来考虑，NMOS、PMOS互补交叉耦合对提供的负阻－1/gm，起振要满足 Req－1/gm》0，于是gm》a×1/Req

正阻大于负阻，网络能量消耗大于补偿，系统震荡不就慢慢衰减了？

lwcforever

回复 6# zhoujian0907


    为什么？

18482100828

学习了。。。

境泽言香

lwcforever 发表于 2016-4-17 05:13
回复 4# xftang

他这个不是计算的负阻gm大于正阻的阻抗吗？大于正阻提供的能量就能维持震荡了啊