在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7295|回复: 11

[求助] calibre DRC 检查问题

[复制链接]
发表于 2010-4-15 16:48:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用Astro输出 GDS文件,导入Cadence用calibre 的DRC检查,结果出现许多错误。这些错误都是有关PAD的,而且都是PAD与PAD(或者是FILLER?)间的距离太小,违法设计规则的。可是我的PAD用的是Astro的基本单元,不可能去改PAD啊?请问这个问题怎么解决啊?还是根本就应该忽略?
发表于 2010-4-16 07:05:16 | 显示全部楼层
有可能是via 和 cont重叠了,把最小PADFILLER的单元上的via cont删除.你得找出错误的原因啊?
 楼主| 发表于 2010-4-16 16:49:48 | 显示全部楼层
2# jiazhuliang
我看Astro使用手册上core filler 可以选择 without metal 选项,但添加pad filler时候没有去掉金属之类的选项,请问,pad filler 上的via cont 是在 cadence 里手动删除吗?
发表于 2010-4-16 21:04:08 | 显示全部楼层
astro不熟,不过我用encounter遇见过类似的问题,因为lef中最小间距过小,导致插完io filler后,2个io之间仍有间隙,但是这个间隙小于最小的io filler的宽度,所以插不进去filler了,这样就会出现io间的DRC错误.
不知道对LZ有没有帮助
发表于 2010-4-21 00:42:22 | 显示全部楼层
楼上的很厉害呀
发表于 2010-4-21 17:20:53 | 显示全部楼层
4 楼,不是有个overlap cell option可以用吗?再这个option中添上你最小的fill cell 就不会有这种DRC了!
发表于 2010-4-21 19:30:13 | 显示全部楼层
原来如此啊
 楼主| 发表于 2010-4-22 10:47:59 | 显示全部楼层
4# sjingf 非常感谢,我仔细看了下Pad和Pad Filler的布局,发现的确有的地方有小的空隙,这个空隙插不下一个Filler,做DRC检查的时候这个空隙就会导致错误。现在把Pad间的距离设为可以插入整数个Pad Filler的大小,问题就解决了。
发表于 2010-5-15 09:51:24 | 显示全部楼层
en  4楼研究比较细
发表于 2010-5-19 11:15:40 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 03:07 , Processed in 0.026627 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表