在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: nifan1977

DDR Timing Closure – Physicaldesign and STA

[复制链接]
发表于 2007-4-26 21:06:51 | 显示全部楼层
谢谢,好好学习
发表于 2007-4-27 11:27:47 | 显示全部楼层
谢谢了,顶了
头像被屏蔽
发表于 2007-4-27 18:54:58 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
头像被屏蔽
发表于 2007-4-27 18:59:08 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-6-10 23:40:45 | 显示全部楼层
zhichi !
发表于 2007-6-12 22:08:37 | 显示全部楼层
如果速率再高,靠这种时序硬预算会很困难,最好直接在接口上采用相位调整.
发表于 2007-6-12 22:55:30 | 显示全部楼层
好文章!

多谢多谢!
发表于 2007-9-13 23:55:39 | 显示全部楼层
看看!
发表于 2007-11-5 19:55:35 | 显示全部楼层
恩,偶已经看过7\8种方案了.
看看这个是怎么设计的.
发表于 2007-11-8 16:55:59 | 显示全部楼层
好东西呀!
看看!
学习一下!
赫赫!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 22:56 , Processed in 0.024055 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表