DDR Timing Closure – Physicaldesign and STA

clouream · 发表于 2007-4-26 21:06:51

谢谢，好好学习

lcm9527 · 发表于 2007-4-27 11:27:47

谢谢了,顶了

ZTZ · 发表于 2007-4-27 18:54:58

提示: 作者被禁止或删除内容自动屏蔽

ZTZ · 发表于 2007-4-27 18:59:08

提示: 作者被禁止或删除内容自动屏蔽

free2bird · 发表于 2007-6-10 23:40:45

zhichi !

free2bird · 发表于 2007-6-12 22:08:37

如果速率再高,靠这种时序硬预算会很困难,最好直接在接口上采用相位调整.

piao · 发表于 2007-6-12 22:55:30

好文章！

多谢多谢！

zjf178 · 发表于 2007-9-13 23:55:39

看看！

klxiaodanni · 发表于 2007-11-5 19:55:35

恩,偶已经看过7\8种方案了.
看看这个是怎么设计的.

frankqs · 发表于 2007-11-8 16:55:59

好东西呀！
看看！
学习一下！
赫赫！

ZTZ ZTZ 当前离线积分 108 头像被屏蔽	发表于 2007-4-27 18:54:58 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
ZTZ ZTZ 当前离线积分 108 头像被屏蔽
	回复支持反对举报

ZTZ ZTZ 当前离线积分 108 头像被屏蔽	发表于 2007-4-27 18:59:08 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
ZTZ ZTZ 当前离线积分 108 头像被屏蔽
	回复支持反对举报

站长推荐 /1