如何将RAM用全定制画后，放入到SOC encounter中布局布线

lztogether · 发表于 2009-10-31 10:03:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位论坛上的朋友：本人目前正在做数模混合的版图设计，其中有一个步骤：须将模拟部分的版图用全定制方法画出，而数字的则用SOC ENCOUNTER自动生成，我现在遇到的问题是：如何让自己手工画的模拟部分的版图与数字部分到版图都放到SOC ENCOUNTER中去自动布局不线？
该过程是否等同于tutorials 里的RAM模块的加入过程呢？这里说的RAM可能大家不明白我说的是什么所以图放在附近中，RAM指的是附件图片中的BLOCK ：DTMF_INST/ARB_INST/ROM_512x16_0_INST。

图.rar (28.45 KB, 下载次数: 43 )

handucheng · 发表于 2009-10-31 21:12:24

这个可能和那个ram不一样吧，这个应该是你先做一个外壳，放在里面，最后在GDS里面在把这个加进去吧

jiancongwoo · 发表于 2009-10-31 21:59:03

导出Library，Lef ，在Netlist 中把这个Instance例化进去。

lztogether · 发表于 2009-11-1 17:07:01

先谢谢楼上的两位朋友，但我还是有许多疑问：这种里面为空的元件，在NETLIST中例化这个INSTANCE时，写法应该与一般的元件例化不一样吧。是否有这样的程序例子呢？ GDS文件：是否是在CADENCE VIRTUOSO中将其版图画好，导出GDS文件后，然后在从ENCOUNTER中把版图导入到CADENCE VIRTUOSO的过程中，将该GDS文件导入进去呢？ lef 与library是在encounter的import design中填入吗？