设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA的时钟约束
12345下一页
返回列表 发新帖
查看: 6963|回复: 40

FPGA的时钟约束

[复制链接]
huobing
发表于 2009-7-6 10:11:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
FPGA设计重要问题
设计

fpga的时序约束.rar

307.98 KB, 下载次数: 392 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

icwing
发表于 2009-7-17 14:08:38 | 显示全部楼层
多谢分享！！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ayamitek
发表于 2009-7-17 16:14:30 | 显示全部楼层

66

Thanks for sharing ................  dink dink
回复 支持 反对

举报

cy_ygs
发表于 2009-7-17 16:19:00 | 显示全部楼层
太好了，看看，顶顶顶
回复 支持 反对

举报

llxmars
发表于 2009-7-17 19:08:53 | 显示全部楼层
看一下，谢谢
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

hui3462
发表于 2009-7-17 19:37:15 | 显示全部楼层
谢谢楼主分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

luocaofei
发表于 2009-7-17 22:07:00 | 显示全部楼层
这个绝对不错
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

backbear
发表于 2009-8-19 22:52:29 | 显示全部楼层
好东西，要顶顶
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

rsheile
发表于 2009-9-25 11:09:27 | 显示全部楼层
谢谢楼主分享啊！
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

amin2008
发表于 2009-9-26 00:26:49 | 显示全部楼层
这个要看看
回复 支持 反对

举报

下一页 »
12345下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 21:44 , Processed in 0.024397 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表