请教！为什么运放的正摆率总是高于负摆率

fumes · 发表于 2008-12-25 15:11:30

您需要登录才可以下载或查看，没有账号？注册

x

以pmos为输入管的全差分基本折叠共源共栅运放为例，摆率不就是尾电流除以负载电容吗？两边完全对称，可为什么正摆率总是高于负摆率，请赐教

nesta · 发表于 2008-12-25 17:52:36

如果你测量输出斜线那一段的斜率的话，应该差不多
但是由于电流fold那个点的cascode管子在slew状态可能会截止，这样就影响恢复时间
我觉得可能是这样的

fumes · 发表于 2008-12-25 19:24:24

有道理！基本两阶运放也是这种情况

intercon · 发表于 2008-12-28 02:44:47

原帖由 nesta 于 2008-12-25 17:52 发表

 登录/注册后可看大图

如果你测量输出斜线那一段的斜率的话，应该差不多
但是由于电流fold那个点的cascode管子在slew状态可能会截止，这样就影响恢复时间
我觉得可能是这样的

可是这和正负摆率不同好像关系不大啊

semico_ljj · 发表于 2008-12-28 11:44:13

和结构有关！看最大能提供多大电流了！

sprinkler · 发表于 2008-12-28 14:13:17

对于2-stage Miller OTA，如果是NMOS输入管，一般正SR＝Iss/Cc>负SR
PMOS输入管，一般负SR=Iss/Cc>正SR
在考虑SR的时候要计入负载电容和输出电流镜对SR的影响。

[ 本帖最后由 sprinkler 于 2008-12-30 12:37 编辑 ]

intercon · 发表于 2008-12-29 23:48:55

GUAN ZHU

guonanxiang · 发表于 2008-12-30 09:02:37

一边受电流源镜像电流大小限制
另一边是直接下拉

rainheart · 发表于 2009-1-18 16:26:32

还是不明白，待高手点拨

bruceyang60 · 发表于 2009-1-19 02:52:04

由谋具体电路或者产品为例?

站长推荐 /2