|
楼主 |
发表于 2007-4-12 17:23:15
|
显示全部楼层
谢谢!小弟明白了!不过还有一个问题,我怎样观察RC延迟以及电荷注入效应以及时钟馈通的影响呢?
换句话说,如果我想知道我的开关电容共模反馈电路是否设计合理,将怎样观察呢?
我初步的想法是:在第一个时钟周期末观察net1以及net2的电压差,看这个差值有多么接近(Vcm2-Vbias2)的差值,然后在第二个时钟周期末观察最后的输出(Vo+与Vcontrol)的差值是多么接近net1以及net2的差值,因为开关电容共模反馈的原理是(Vcm2-Vo+)=(Vbias2-Vcontrol),只要Vcontrol的值等于Vbias2(我这里设计的是1.8v),那么输出共模电平就稳定在了Vcm2(我设计的是1.6v).
不知道我这个想法正确么?请各位指教!小弟再次谢过了!
图片在附件里面! |
|