NMOS功率管架构的LDO耐压问题

Eddie_Xiao · 发表于 2 小时前

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

最近在做一个NMOS功率管架构的LDO，功率管输入电压为VIN，为保证栅极电压，前级电路的输入电压需为2*VIN。我用的65nm的工艺，VIN选择的1.2V，但误差放大器输入电压为2.4V，MOS管耐压为1.2V，我设计的偏置有管子过压了（当然误差放大器也有），请问各位大佬这种情况该怎么解决呢？还有，我偏置的架构总是第二层管子的漏源电压很高，这是为什么呀，怎么改变这一情况呢？我一直对于MOS管的漏源电压调节不太清楚。希望各位大佬不啬赐教，谢谢！

微信图片_20251127165701_50_2.jpg

Eddie_Xiao · 发表于 16 分钟前

顶一下！！！

账号		自动登录	找回密码
密码			注册

[求助] NMOS功率管架构的LDO耐压问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1