PCIE4.0 接收端链路均衡测试

wtr_allegro15

简单聊聊PCIE4.0 RX LEQ测试（接收端链路均衡测试）！首先，要了解为什么需要进行LEQ测试？PCIE4.0 接收端集成了均衡电路、时钟恢复电路、判决电路等，然而对于硬件应用工程师来说，它们就像一个黑盒子，是不能够被直接探测到的。因此，协会开发了压力眼图的测试方法，通过向接收端发送一个严重恶化的信号即压力眼，以接收端能够正确的读取信号为依据，评估接收端的接收能力；那么，LEQ测试是如何实现的呢？LEQ的测试按照DUT类型可分为AIC卡测试和系统板测试，按照功能分类可分为TX一致性测试和RX一致性测试，下面以AIC卡的LEQ测试为例，进行说明，其整个测试流程包含三个环节：（1）压力眼图校准。RX测试链路如下图所示：

                               
登录/注册后可看大图

首先，先对信号发生器发送的数据进行校准，校准位置为TP1处，校准后需要满足以下协议标准：●幅度：720~800mV●Rj：1+0.1/0 ps RMS●100MHZ Sj：6.25+0.5/0ps其次，对TP2位置（芯片pin处）进行校准，优先调整ISI，TXEQ、其次调整Sj、DMSI、幅值等获得满足要求的眼图，校准后需要满足协议标准：●DMSI：10mvV~25mv●CMSI:150mV+/-2mV●眼宽眼高:150mV+/-1.5mV;18.75ps+/-0.5ps实际测试中，校准链路如下图所示，从信号发生器到AIC卡连接器插损通道为-19~-22dB，从AIC金手指到示波器插损通道为-8dB，压力眼通道为-27~-30dB。
通过以上繁琐的校准过程，只不过是想要得到一个RX端获得压力眼图的条件，包括发送端发送的恶劣信号、恶劣的channel及在如此恶劣的请情况下，仍然能让眼睛睁开大最大的preset。

wtr_allegro15

部分图片鉴于文章大小限制未上传，如若影响理解，可以查看微信公众号crystalBai