设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 深亚微米CMOS工艺流程的求助，关于NW阱光刻掩膜的问题 ...
返回列表 发新帖
查看: 122|回复: 1

[求助] 深亚微米CMOS工艺流程的求助，关于NW阱光刻掩膜的问题

[复制链接]
TIM3432
发表于 前天 22:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各位大佬求助，请问这里的NW掩膜版区域，是否可以小于AA的掩膜版区域呢？即这里的NW阱注入区域是否可以与STI隔离开一定间距？
回复

使用道具 举报

TIM3432
 楼主| 发表于 前天 23:00 | 显示全部楼层
补图，图题相关
Screenshot 2025-11-03 225514.png
Screenshot 2025-11-03 225600.png
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-5 04:00 , Processed in 0.012461 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表