设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › PFD鉴相范围仿真
返回列表 发新帖
查看: 147|回复: 1

[求助] PFD鉴相范围仿真

[复制链接]
CH.Yang
发表于 前天 20:48 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
本帖最后由 CH.Yang 于 2025-11-3 21:15 编辑

新手小白求助 参考时钟正常设置，为什么鉴相图全是正的 包括T为0是的值不对劲

相位超前

相位超前

相位滞后

相位滞后

电路模块

电路模块

同频同相

同频同相

FB时钟设置

FB时钟设置

鉴相

鉴相
回复

使用道具 举报

发表于 昨天 09:59 | 显示全部楼层
加一个全局复位信号，启动前复位一下，不然设计不良有可能死住，而且流片后出问题没复位能让头炸开。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-5 04:00 , Processed in 0.012650 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表