环形振荡器

Khalil123456789

本人新手小白求助一下大神。我最近在做振荡器，具体的结构如图所示，目标的频率在2.4G差不多，延时单元由这样的交叉耦合型反相器构成，由DAC的输出电压来控制输出的振荡频率。

现在有一个问题是输出的相位噪声不太理想，在有的控制电压下甚至是-70左右，想问问可以怎么改进

shuangwen

几点值得注意一下：
1. delay cell的偏置电流完全由VCTRL控制，这样会导致VCO的Kv特别大，比如说VCTRL小于NMOS的Vth时输入给delay cell上面电流镜的电流近似为零，从而导致delay cell无法起振。一般VCO的Kv不会做这么大，会固定偏置得到一部分电流，输入给delay cell并使其振荡频率为2.4GHz；而由VCTRL得到的电流只占一小部分，这样Kv不会太大，噪声在整个VCTRL范围内不会变化特别明显。
2. VCTRL通过NMOS源极负反馈得到电流，当VCTRL小于NMOS的Vth时电流近似为零，等效为VCTRL在电路中不起作用。为了使VCTRL在[0, Vdd]范围内都能工作，会在加一组PMOS源极负反馈。
3. 上述第2点，加入了互补的NMOS和PMOS源极负反馈后，VCTRL在0.5Vdd附近，得到的电流可以近似认为是2倍关系，这会导致VCTRL在0.5Vdd附近的Kv是0或Vdd附近的2倍。VCO一般希望是恒定Kv设计。这时可以参考类似constant-gm方法，将[0, Vdd]范围内的Kv做平。
4. 源极负反馈电阻，个人经验是，大于几十Kohm后影响很小，可以自行扫描一个合理值。
5. VCO的delay cell后面一般会加一组自偏置反相器的Buffer来隔离。

关于噪声优化，可以看一下噪声贡献，用这种方式来优化噪声。
另外，环振VCO的噪声就是比较差。