SAR ADC 12-bit with hybrid RC DAC

frank8282 · 发表于 2025-9-30 23:31:12

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

各位版大好，

小弟最近在參與設計一顆SAR ADC 12-bit 1MSPS
目前打算用Hybrid-RC 結構，有以下兩種結構

1. R為MSB，C為LSB
2. R為LSB，C為MSB
想請問哪種架構會比較好呢 ??
我自己的想法 : 可能是R為LSB，C為MSB
因為在R為MSB的架構，這些分壓需要對大電容充電，可能做不好會影響充放電速度
反觀R為LSB的架構，分壓只對最小的電容充放電，速度上比較不會有限制
版上有大牛可以指點嗎 ???
感謝感謝 ~~~~

frank8282 · 发表于 2025-9-30 23:34:48

本帖最后由 frank8282 于 2025-9-30 23:35 编辑

C MSB, R LSB

C為MSB

R MSB, C LSB

R為MSB

andy2000a · 发表于 2025-10-1 15:41:14

本帖最后由 andy2000a 于 2025-10-1 15:45 编辑

https://bbs.eetop.cn/thread-614440-1-1.html

MORE

R-C型逐次逼近ADC D_A转换网络功耗模型与仿真.pdf (439.16 KB , 下载次数: 60 )

zixin1hao · 发表于 2025-10-1 20:15:12

andy2000a 发表于 2025-10-1 15:41
https://bbs.eetop.cn/thread-614440-1-1.html

MORE

Thanks for sharing

frank8282 · 发表于 2025-10-2 15:34:25

andy2000a 发表于 2025-10-1 15:41
https://bbs.eetop.cn/thread-614440-1-1.html

MORE

Thanks

bye6767 · 发表于 7 天前

RC C+R都做过，C+C，纯C也做过，RC(RMSB CLSB)和CR，RC优点是对C的MISMATCH要求降低，但是R的热噪声和RC 时间常数对ADC建立时间影响很大，之前2M 3.3V 跑SS 125 的CORNER，静态电流干到400uA，RC时间常数还是受不了，最差能丢10个码以上，C+R的话会好很多，对C MISMATCH要求更高，得达到12BIT以上，但是RC 建立时间小，同样速度，RDAC电流能做到50uA以下，INL<3个LSB，C+C就纯坑，仿真修了TT寄生，但是 cmax cmin的影响就能差10 LSB，测试更恐怖，测出来能丢50个码，仿真压根不能信

2013102063 · 发表于 6 天前

bye6767 发表于 2025-10-15 20:47
RC C+R都做过，C+C，纯C也做过，RC(RMSB CLSB)和CR，RC优点是对C的MISMATCH要求降低，但是R的热噪声和RC 时 ...

所以综合来看，高位C+低位R是比较友好的设计，纯C的话需要较为先进的工艺使用自定制MOM，单位电容干到1~2fF

frank8282 · 发表于前天 23:17

感謝大神們回覆

账号		自动登录	找回密码
密码			注册

[求助] SAR ADC 12-bit with hybrid RC DAC

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /2