veriloga实现1bit SAR logic求助

howoldareyou

有没有大佬帮我看看这个SAR LOGIC代码哪里有问题（1bit的，功能是MSB conversion, full scale是1.2V differential)想要实现图一的波形，但现在实际输出波形如图2，且comp_clk恒为0
我的tb如下：

                               
登录/注册后可看大图

附件图源ISSCC24 session9.4

hi_china59

try this code

howoldareyou

   

hi_china59 发表于 2025-9-26 22:36
try this code

Thank you so much!!!❀

howoldareyou

   

hi_china59 发表于 2025-9-26 22:36
try this code

还是不对，感觉结果更奇怪了，并且comp_clk还是恒为0，本贴持续蹲大佬解答
ps:单独仿DA的结果是正确的，所以问题肯定出在sar logic和comparator的veriloga代码