在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 48|回复: 0

[求助] PTAT偏置电路不稳定

[复制链接]
发表于 2 小时前 | 显示全部楼层 |阅读模式
悬赏65资产未解决
有没有大佬复刻过ISSCC session9.4的capacitively degenerated dynamic amplifier。不加cascode用基础的偏置电路的话VCMP/VCMN是稳定的(reset&lification phase),加了之后VCMN,VCMP,VBP和VBNtransient simulation不稳定,而且reset phase的值也不对,还会随VCM变化...据说是因为cascode管子的gate没有设定电压,是floating的所以会被DA影响?加个VDC/memory cap就可以?而且因为ideal switch的存在,bias circuit的dc op和单独仿不一样...蹲大佬解答

ps:input pairs要偏置在亚阈值饱和;
Cc=100nF,Rc=1MOhms;
工艺16nm FinFET
reset time:0-31.25ns; amplification time:31.25ns-62.5ns fsample=16MHz

为了提高线性度,bias电流设为4uA
(differetial input设为0)
图上所有我都是直接用cadence扫的,没有提前计算,我现在怀疑bias circuit反馈增益大于1不稳定...关于计算的问题请大佬移步俺主页其他帖子!

bias.png
sche2.png
shematic.png
图片1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-23 08:17 , Processed in 0.011006 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表