PTAT偏置电路不稳定

howoldareyou

有没有大佬复刻过ISSCC session9.4的capacitively degenerated dynamic amplifier。不加cascode用基础的偏置电路的话VCMP/VCMN是稳定的（reset&lification phase)，加了之后VCMN,VCMP,VBP和VBNtransient simulation不稳定,而且reset phase的值也不对，还会随VCM变化...据说是因为cascode管子的gate没有设定电压，是floating的所以会被DA影响？加个VDC/memory cap就可以？而且因为ideal switch的存在，bias circuit的dc op和单独仿不一样...蹲大佬解答 ps:input pairs要偏置在亚阈值饱和； Cc=100nF,Rc=1MOhms; 工艺16nm FinFET reset time:0-31.25ns; amplification time:31.25ns-62.5ns fsample=16MHz 为了提高线性度，bias电流设为4uA (differetial input设为0） 图上所有我都是直接用cadence扫的，没有提前计算，我现在怀疑bias circuit反馈增益大于1不稳定...关于计算的问题请大佬移步俺主页其他帖子！