DDR模式

scutlee

如果要用到DDR模式，可以这样写吗？？

                               
登录/注册后可看大图

DDR模式的综合需要注意什么？要用到什么特殊命令？

xxzzc

直接写成两个reg，再与clk做and or操作，这样接近最终综合出来的电路

xxzzc

一般rtl代码遵循所见即所得原则，rtl代码最好是可以肉眼翻译成电路，标准单元里面没有双沿触发器，所以最好不要直接这样写rtl。另外，由于触发器一般都是单复位源，所以在rtl代码里也尽量遵循单复位源原则，不然综合出来的电路特别别扭，而且时序的坑很大

zhangshiwei

可以写成reg的形式

haimag

冷知识，如只是行为级， SV 有 edge 这个关键字，

---
Edge event controls (posedge, negedge, edge) applied to real variables (see 9.4.2)

In addition to posedge and negedge, a third edge event, edge, indicates a change towards either 1 or 0.
More precisely, an edge event can be described as:
An edge shall be detected whenever negedge or posedge is detected.

—
Wait for the edge (either the negative edge or the positive edge, whichever happens first) of
dom.sig1.
@(edge dom.sig1);
Or equivalently
@(negedge dom.sig1 or posedge dom.sig1)

scutlee

   

xxzzc 发表于 2025-9-19 07:24
直接写成两个reg，再与clk做and or操作，这样接近最终综合出来的电路

有下降沿触发的寄存器吗？综合跟上升沿触发的有什么区别呢？

scutlee

   

haimag 发表于 2025-9-20 13:12
冷知识，如只是行为级， SV 有 edge 这个关键字，

---

如果要可综合的电路呢

xxzzc

   

scutlee 发表于 2025-9-20 19:21
有下降沿触发的寄存器吗？综合跟上升沿触发的有什么区别呢？

上升沿触发的触发器有，下降沿触发的触发器也有，但是一般stdcell不提供双沿触发的触发器

robertlee2014

不可以，没有reg cell可以上升沿合下降沿同时触发。最少需要两个寄存器，一个对应上升沿一个对应下降沿。下降沿触发的寄存器用又导致sta分析困难，常规做法是时钟经过反相器后驱动上升沿触发reg作为下降沿，sta约束为半周期收这两个寄存器之间的时序路径。但是反相器对0-1和1-0跳变的延时不一致，也有它自己的问题