ADC求助

新手上路哈哈哈 · 发表于 6 天前

请问各位大佬，一个16bits SAR ADC，采样时钟是10M，在一个采样周期低电平时间内只比较了5次，比较器前面也加了预防大，采用的同步逻辑，应该如何解决呀

IC丶小萌新 · 发表于 6 天前

先把你的时序理清楚多少个时钟周期采样，多少个时钟周期逐次逼近，一共多少个时钟周期

csz1287664871 · 发表于 5 天前

看你回答应该是CDAC的时序逻辑错误，首先检查比较器的latch时钟信号，再检查时序逻辑那边cdac的控制信号，把时钟set信号《0:14》拉出来一一对应，看D触发器有没有吃到这个信号

wkp1992101 · 发表于 4 天前

按时钟逐个时钟检查各个关键节点信号是否都正确

账号		自动登录	找回密码
密码			注册

[求助] ADC求助