icc2的power连接问题

wts13588035346

求助各位大神，目前使用的是icc2，现有一个macro，我已经将该macro依次通过create_pg_ring_pattern、set_pg_strategy、compiler_pg命令画了一对环绕macro的power ring，为VDDH VSS。然后我通过脚本create_pg_macro_conn_pattern XXX -pin_conn_type scattered_pin -layers {A3 AT}

set_pg_strategy XXX_1  -macros XXX/XXX  -pattern {{pattern:XXX} {nets: {VDDH VSS}}}
compile_pg -strategies {XXX_1}

发现该macro的所有的power pin并没有连接到ring上，大概有20个power pin，只接了一个VDDH，请问原因是什么？我使用ICC的话命令preroue_instance可以直接自动连接所有的epower pin

zero_0

如果tech file里面没有via定义，那即使ignore_drc也找不到via吧；没有定义via rule应该是会用默认的via rule

compile_pg后看一下check_pg_drc -ignore_std_cells有没有问题

wts13588035346

顶一下 急问!!

zero_0

没有报warning吗？确认一下layer是{A3 AT}还是{AT A3}

wts13588035346

   

zero_0 发表于 2025-9-9 14:05
没有报warning吗？确认一下layer是{A3 AT}还是{AT A3}

大佬您好，warning只报了strategy via rule is not defined.add appropriate via rule to get expected results and avoid runtime penalties(PGR-095).  我将A3 AT换为AT A3时一个pin都不连了

wts13588035346

   

zero_0 发表于 2025-9-9 14:05
没有报warning吗？确认一下layer是{A3 AT}还是{AT A3}

我在compile_pg 后面加了ignore_drc就自动连上去了，请问via的rule是必须定义的吗

dingyisuper1

是不是tech lef吃的不对，所以里面没有via定义

52eetob

compile_pg -strategies {XXX_1} -show_phantom，然后在view菜单下error browser查看一下原因。

wts13588035346

   

zero_0 发表于 2025-9-9 16:46
如果tech file里面没有via定义，那即使ignore_drc也找不到via吧；没有定义via rule应该是会用默认的via rul ...

谢谢大佬，还有一个问题，就是我发现当工具自动连接macro的pin和ring时，由于内部有些pin是不规则的（我不知道我描述的清不清楚），比如macro的某个横向的pin，内部看是一个“Z”的形状，这就出现了这个pin横向连接右边的ring的同时，它的"Z"的前半段在纵向连接了底部的ring。macro是不允许在内部穿过线的，我有什么办法去避免这个现象吗，我加了routing guide或者blockage都不起作用。或者简单点说就是有没有什么办法让工具不要画穿过macro内部的power net