ADPLL中怎么实现SSC

tanborui123

目前做好了一个基于分频器的ADPLL，反馈支路上采用了DTC来降低TDC的所需的线性范围，这样的技术可以实现小数分频，但是假如要进行SSC的话，依旧采用传统的DSM调制分频比，TDC的线性范围这么小，根本处理不了SSC带来的相位差，大部分时间TDC输出都处于饱和状态，这导致PLL输出的频率波形远偏离了理想的三角波形式。


而如果directly 调制DCO的输入控制字，不同PVT下DCO增益变化导致这样的开环调制更加不可控制。

我尝试搜索一般基于bangbang的ADPLL怎么进行SSC，这方面的资料基本找不到，基于计数器的结构倒是有SSC的方法，不过没做过基于计数器的ADPLL。


9.9号更新：
之前的理解是片面的，传统的DSM调制分频比办法中，TDC的range不够让SSC不理想实际上是其和DLPF结合得到的增益不够导致的，换句话说，提升DLPF的比例积分增益，也就是说增大带宽也能得到扩大TDC范围的效果，使得SSC实现，不过这样的做法得到的SSC，其噪声远大于低带宽的时候！更多的其他调制办法还需要继续学习。


9.10更新：
经过一些论文搜索找到了SSC情况下，TDC输入端的相差计算方法，正比于参考时钟周期的平方，三角波ramp rate，也就是斜率吧，反比于积分通路增益KI，PD增益，DCO增益，经过验证这个公式是对的，所以最关键的点在于KI，提升了KI可以降低相差直到TDC range附近就能基本完成SSC，而KI对PLL带宽影响较小，但是为了相位裕度和damping考虑需要增加KP，这就导致了带宽的增加，经过仿真发现只增加KI是能达成SSC的。所以本质上是tracking过程的“带宽”问题，TDC的range实际上就代表了tracking过程中的“带宽”大小，或者说速度，往极限情况下考虑，如果不是注入三角波调制，而是一次相位扰动，那么PLL终将会修正这一次扰动，而tracking的速度就和单次鉴相的频率改变量相关，也就是和KI，TDC range相关(dco增益不变)，那么单次扰动变为持续的三角波调制了，必须要能持续tracking，一旦TDC range不够，就会导致TDC永远无法tracking SSC。如果不改变其他参数的情况下，就必须用辅助技术帮助PLL tracking SSC，在基于bangbangPD的CDR中，为了追TX端的SSC，也就会采用辅助算法，楼主之前的结论都是片面错误的。

gjfds

在divider和vco做一个pi

tanborui123

   

gjfds 发表于 2025-9-6 08:05
在divider和vco做一个pi

前辈有这方面的论文可以提供吗，十分感谢

zqszjmzy

我理解，如果做两点调制(MMD和DCO都做调制)，是不是TDC输入相差是可以做到很小的？
另外Bang Bang用作SSC，是不是过于激进？线性范围过于窄

amswu

把DTC当作fine分頻器，那么SSC控制divider number就行

tanborui123

   

zqszjmzy 发表于 2025-9-6 20:54
我理解，如果做两点调制(MMD和DCO都做调制)，是不是TDC输入相差是可以做到很小的？
另外Bang Bang用作SSC， ...

两点调制之前没实际操作过，需要再去学习一下看看，另外基于bangbangPD的确是有ssc操作的，nicola写过一篇文章在IEEE上能找到，但是因为是基于计数器形式的，我也没仔细看

tanborui123

   

amswu 发表于 2025-9-8 08:32
把DTC当作fine分頻器，那么SSC控制divider number就行

非常抱歉还是没有完全理解您的做法，能否更进一步说明一下原理或者有没有论文参考，感谢

tanborui123

   

amswu 发表于 2025-9-8 08:32
把DTC当作fine分頻器，那么SSC控制divider number就行

想了一想，明白您的意思了！我去simulink验证一下range如何，感谢指点！