混合设计芯片中的数模隔离

选手实力非凡

在构造ADC版图时，面临着数字校准电路中的衬底噪声对模拟电路的影响问题，查阅了相关资料主要有以下两点进行数模隔离：

1、将关键模拟电路放置于深N阱中进行隔离；
2、尽可能将模拟电路和数字电路放置远一点，并在中间插入N、P隔离环。
对于第一点，由于我们的关键模拟电路非常大，需要放置非常大的深N阱才能将其完整包裹，能否反过来将数字电路用深N阱进行隔离，而模拟电路放置在大衬底上呢？
敬请指教~

cross2012

实际上这些操作很可能没什么用。