设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 如何量化判断clock tree上的common path长度合理性 ...

返回列表发新帖

查看: 291|回复: 0

[求助] 如何量化判断clock tree上的common path长度合理性

发表于 2025-8-30 14:21:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

大家好, 想请问如何量化判断clock tree上的common path长度足够常但是又不会过长而使latency变长? 还是单纯的看是否有不正常的balance或common path上是否存在detour插入不必要的cell即可? 是否可用skew大小(比如小于5% period)反推common path质量?谢谢大家

回复

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-20 18:47 , Processed in 0.011775 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表