spi / i2c这种接口信号如果feedthrough时，可以进行打拍吗？

Carmelo

如题，spi数字IP接口上的cs_n / sclk / txd / rxd / oe_n如果需要feedthrough穿其它harden block，是否可以在其它harden block中对这些信号进行reg打拍处理？

loglong

你用快时钟对这些信号进行打拍, 最后不影响spi的时序要求就可以.

Carmelo

   

loglong 发表于 2025-8-26 16:16
你用快时钟对这些信号进行打拍, 最后不影响spi的时序要求就可以.

感谢回复！

我理解：

• 对于输出cs_n / sclk / txd / oe_n，它们是spi的状态机fsm转出来的，同时打拍，它们是同时到iomux，也是同时从芯片的IOMUX出去给片外flash，没有影响它们之间的时序关系，好像没有问题。
• 但是对于输入rxd，如果我从iomux.rxd端开始打拍，到spi的端口上spi.rxd会引入一定的latency，而spi内部在将cs_n / sclk / txd / oe_n发出去之后，fsm就开始往下一个状态跳了，经过固定的时序进入采spi.rxd的状态。此时如果spi.rxd引入的latency过大，感觉会产生问题。
• 配置spi的rxd sample delay，以匹配引入的latency，是不是可以解决第2点中描述的问题？
  

不知道我的理解是否正确？

loglong

不管是TX, 还是RX都要满足时序.

2. 输入你打拍了, 相当于增加了latency, 收到rxd还要发出txd, 都是有timing要求的.

ilmkduse

   

Carmelo 发表于 2025-8-26 17:25
感谢回复！

我理解：

SPI的话，只要一开始没给错，SCK，MOSI，CS延迟的时间一样应该就没毛病吧。
当然人家是同步器件自然会有setup/hold要求，不过你的driver时钟比SCK频率高到一定程度大概不会出啥问题。

我把这里的reg就当作是你延后了n拍来看。
你原来MOSI肯定是找SCK的沿采嘛，现在你会多一个SCK输出reg的n1拍延迟和MISO输入reg的n2拍延迟。
自然是需要延后采样的。如果n1和n2固定，延迟的拍数也是固定的。你可以考虑一个类似流水线的形式去处理等数据采入和你的状态机跳转。