FVF LDO的下冲抑制电路的原理？

礼貌的兔 · 发表于 2025-8-26 13:51:14

您需要登录才可以下载或查看，没有账号？注册

×

上边是一个FVF LDO的原理图，其中包含了下冲抑制电路，但是关于这个下冲抑制电路的工作原理我不是太理解，其工作原理在原文中是这样描述的：

原文中说到下冲抑制电路在下冲时，会增大MN9的电流，来增大对输出节点电压VOUT的放电速度，使输出电压VOUT快速回到稳定的电压值。

但是增大对输出节点电压VOUT的放电速度不是会减小输出电压值么？这会抑制下冲么？

一种基于FVF的三环路无片外电容LDO电路.pdf (752.94 KB , 下载次数: 14 ) 这是原文专利的pdf

迷路大脸猫 · 发表于 2025-8-26 14:03:22

会增大MN9的电流，目的应该是把功率管MP的栅极拉低，从而把输出拉高，因为这个电流明显往左边MN8低阻方向走。

礼貌的兔 · 发表于 2025-8-26 14:36:36

迷路大脸猫发表于 2025-8-26 14:03
会增大MN9的电流，目的应该是把功率管MP的栅极拉低，从而把输出拉高，因为这个电流明显往左边MN8低阻方向走 ...

原文是写错了吧，感觉您的这个解释更能说服我。

zhanweisu33 · 发表于 2025-8-26 14:58:55

An Output Capacitor-Less Low-Dropout Regulator with 0–100 mA Wide Load Current Range
看看这个

账号		自动登录	找回密码
密码			注册

[求助] FVF LDO的下冲抑制电路的原理？