提升输入阻抗

小白xx · 发表于 2025-8-4 09:47:37

您需要登录才可以下载或查看，没有账号？注册

×

电容耦合型仪表放大器想要提升输入阻抗，其中一种方法是在输入端增预充电电路，但是此时的斩波时钟占空比就不是百分之五十，对仪表放大器的闭环增益产生了影响，想问问有做过的是为什么呀，万分感谢，一起讨论讨论也行，只要加上这个辅助支路，电路的放大倍数就会被影响

YangYu1529 · 发表于 2025-8-4 10:16:12

为什么不考虑引入电容正反馈的方式提高CCIA的输入阻抗呢

小白xx · 发表于 2025-8-4 14:03:42

YangYu1529 发表于 2025-8-4 10:16
为什么不考虑引入电容正反馈的方式提高CCIA的输入阻抗呢

这个也加入了，但是提升的效果不是很理想，想进一步增加输入阻抗，所以想试试这个方法，但是一旦加上这个辅助支路，就会影响电路的闭环增益，而且不知道原因是什么

ly143 · 发表于 2025-8-5 09:28:26

本帖最后由 ly143 于 2025-8-5 09:29 编辑

为什么不是50%了呢，预充电只是将一个采样周期分成了两部分，一个是buffer充电一个是信号直入但是总的采样时间不变，斩波只是在一个完整的周期后调换输入端极性，影响不到斩波吧

小白xx · 发表于 2025-8-5 13:41:27

ly143 发表于 2025-8-5 09:28
为什么不是50%了呢，预充电只是将一个采样周期分成了两部分，一个是buffer充电一个是信号直入但是总的采样 ...

因为预充电的时钟周期需要在斩波的死区内进行充电，相当于斩波有小段是不工作的，信号从辅助支路走，这一段时间是辅助支路的工作时间，就会有造成斩波周期不是严格的50%，斩波的死区时间

账号		自动登录	找回密码
密码			注册

[求助] 提升输入阻抗