|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 frank1249 于 2025-7-28 08:52 编辑
大家好, 想请问
1. clock Common Path 长度该如何判断是否过长导致clock latency过长?
2. common path过长到不合理通常是哪些原因导致? 这时只要skew很小通常不处理? 或是说这时的问题并不主要在于common patj上多馀的cell带来的power问题, 可能包含超长线带来的SI, ANT难处理问题? 谢谢您
3. 如果Common path上垫的cell是由于多个时钟域的talk引起的,这个的意思是说不需要balance的sink点被合併在一起, 即使common path再长都是浪费cell? (因为本来就不需要这么长的common path), 可是有的问题会是, 那么原本latency比较长的skew group也是需要额外的cell去长tree, 那么这时整体上使用的clock cell会较多吧? 是否有其他的考量?
4. 为何common path过长会影响interface timing? 谢谢大家
|
|