在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 348|回复: 2

[求助] 有关物理位置最远的mem的reg2mem之timing解法

[复制链接]
发表于 2025-7-26 13:36:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
本帖最后由 frank1249 于 2025-7-26 14:06 编辑

大家好, 想请问
如果mem 位置不可避免的放在离clk port物理路径最长的位置无法用insertion delay将mem tree变短,那么通常如何来解reg2mem的hold 问题比较能减少额外的cell使用? 比如把reg 直接region放在mem附近让reg的launch clock 自行detour 会比增加(reg与mem 距离)datapath 的方式来的好?
这个时候reg 摆mem附近,让tree detour 去弥补mem比较久的启动时间,有可能拖长整体tree ,这时可能要留一些data path让reg 离clk port 比较近减少tree 长度?
这些data path 上再上大驱动 LVT cell 减少互卡的机会? 或是就干脆额外创这个mem相关的reg clock skew group?(但须考量与其他reg talk?) 有请高手解惑



发表于 2025-7-26 22:39:47 | 显示全部楼层
reg2mem有setup违例的话,先尽量把mem的clock path做到最短,再看reg2mem中的reg前级有没有裕量,有裕量的话再调reg的tree,这样可以尽量减少插的hold buffer的数量;没有裕量的话可能需要前端加拍了。
回复 支持 反对

使用道具 举报

发表于 2025-8-9 15:16:04 | 显示全部楼层
如果只是hold vio 就不需要碰clock path, 在data path上多加一些delay cell 即可
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-24 17:05 , Processed in 0.022036 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表