在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 489|回复: 2

[原创] IC验证,最简单的uvm环境搭建+ncverilog+simvision,从零到一搭建

[复制链接]
发表于 3 天前 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
先最简单的验证环境搭建
。从零开始(cadence的ncverilog + 最简单的tb.sv、spi.v仿真)
再用uvm搭建简单的验证环境,从零开始(cadence的ncverilog + simvision + 最简单的uvm环境、spi.v仿真)
1.    环境在linux ubuntu下安装cadence破解(教程如上一个文档)
2.    用ncverilog编译:命令:ncverilog tb.sv Fpga_top.v spi_master.v +access+rwc,会出现编译的文件和波形

                               
登录/注册后可看大图

                               
登录/注册后可看大图

                               
登录/注册后可看大图
由于字数限制,再看一篇帖子


发表于 3 天前 | 显示全部楼层
很棒,三连了
发表于 3 天前 | 显示全部楼层
码一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-27 15:48 , Processed in 0.028578 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表