这个电荷泵怎么理解

cwq

                               
登录/注册后可看大图

WESHUO

有时钟时序图吗？以下是我对电路条件设置：VDD>Vth,pmos；时钟信号摆幅为VCK(等于VDD)。电路使用pmos，猜测目的是为了降低M61的压降，因此C7和C4的时钟时序是一致的，VDD1要保证C7时钟上升沿时处于截止状态，故M63的漏端电压理想电压值为VDD+VCK，故VDD1>VDD+VCK-Vd，Vd为pmos管寄生二极管的导通压降。

cwq

WESHUO 发表于 2025-7-17 17:35
有时钟时序图吗？以下是我对电路条件设置：VDD>Vth,pmos；时钟信号摆幅为VCK(等于VDD)。电路使用pmos，猜测 ...

这里VDD1就是VDD经过一个电阻过来的

WESHUO

cwq 发表于 2025-7-18 09:44
这里VDD1就是VDD经过一个电阻过来的

VDD1比VDD低的情况也分析过，这种情况跟M63是一直导通（即M61直接连接成二极管连接)的效果差不多。M63的存在给输出帮助有限，因此是其他因素考虑才要加入M63，（一种猜测：通过M63限制电荷流通，减缓电荷流通速度，实现慢启动）。