HVBN是NWELL么？

typhoon222 · 发表于 2025-7-8 15:57:12

本帖最后由 typhoon222 于 2025-7-8 16:00 编辑

上图的HVBN是下图中黄绿色的N Well么？（都是LDMOS的横截面图）。HVBN能接地么？

屏幕截图 2025-07-08 153405.jpg

peterlin2010 · 发表于 2025-7-8 15:57:13

smic BCD process ??

有种 junction isolation

Twin well : 就 p-well , n-well , 低压mos 就 n-well p-well , 高压mos 区的 hvbn hvbp

打比较深 Deep- N-well : 隔离用 rf 可防干扰 , 获改善 latch Up

NBL : N 埋层隔离用 , 就 NBL离 p-sub 比较近, 一般隔离 psub 比较强 , 但是 latchUp 比dnw 差一些

CMOS 其他 isolation就 SOI , STI , DTI

vincentwjw · 发表于 2025-7-9 08:34:14

可以接地，看具体应用情况。

zhangshiwei · 发表于 2025-7-9 14:03:05

可以接地，但是需要根据具体的应用情况来看

typhoon222 · 发表于 2025-7-9 17:02:00

vincentwjw 发表于 2025-7-9 08:34
可以接地，看具体应用情况。

什么情况下接地？

typhoon222 · 发表于 2025-7-10 11:23:20

zhangshiwei 发表于 2025-7-9 14:03
可以接地，但是需要根据具体的应用情况来看

什么情况下接地？

typhoon222 · 发表于 2025-7-10 11:26:00

peterlin2010 发表于 2025-7-10 06:44
smic BCD process ??
有种 junction isolation Twin well : 就 p-well , n-well , 低压mos 就 n-well p- ...

上图的HVBN和NWELL只是叫法不同？

zhangshiwei · 发表于 2025-7-10 14:24:51

typhoon222 发表于 2025-7-10 11:23
什么情况下接地？

参考工艺文档（如Design Manual或Process Guide），确认HVBN的具体定义和连接要求；在仿真中验证HVBN接地对器件特性（如击穿电压、漏电流）的影响

peterlin2010 · 发表于 2025-7-10 18:48:33

typhoon222 发表于 2025-7-10 11:26
上图的HVBN和NWELL只是叫法不同？

no

LV mos : p-well , n-well
HV mos : HVNW HVPW

HVBN : high volt buried N-layer
NBL : N-buried layer

账号		自动登录	找回密码
密码			注册

[原创] HVBN是NWELL么？