smic的DNW版图怎么画，有没有相关教程

jenciek · 发表于 2025-7-7 11:06:44

本帖最后由 jenciek 于 2025-7-7 11:12 编辑

Charlie4gh 发表于 2025-7-7 10:19
一个是独立井，一个是公用井，看需求，对匹配要求不高，寄生影响不大的共用同一个就行了，可以减少面积， ...

dnw是独立阱么？如果两个nmos衬底电位不同，可以用pring包围起来，再共用个dnw么？或者说，两个Nmos衬底电位不同，可以共用 NW，但DWN必须分开？

jenciek · 发表于 2025-7-7 11:09:39

十甫寸丶发表于 2025-7-7 10:22
你看下smic自己的库里有没有对应ring，可以调整对应的参数，也可以自己制作cell，一个个层次和Design rul ...

好的，谢谢

Charlie4gh · 发表于 2025-7-7 11:26:33

本帖最后由 Charlie4gh 于 2025-7-7 11:30 编辑

jenciek 发表于 2025-7-7 11:06
dnw是独立阱么？如果两个nmos衬底电位不同，可以用pring包围起来，再共用个dnw么？或者说，两个Nmos衬底电 ...

NMOS的衬底是PTAP，你的PTAP点位不同，可以采用NW隔离出来，DNW可以共用[img][/img]

Charlie4gh · 发表于 2025-7-7 11:27:24

本帖最后由 Charlie4gh 于 2025-7-7 11:31 编辑

Charlie4gh 发表于 2025-7-7 11:26
NMOS的衬底是PTAP，你的PTAP点位不同，可以采用NW隔离出来，DNW可以共用蓝色区域就是不同衬底点位的NMOS
...

根据PDK提供的画就行了，只是把DNW合并起来，NW Ring合并起来而已

jenciek · 发表于 2025-7-7 11:38:33

Charlie4gh 发表于 2025-7-7 11:26
NMOS的衬底是PTAP，你的PTAP点位不同，可以采用NW隔离出来，DNW可以共用[/img]
...

登录/注册后可看大图

看不到图

。也就是说，DNW内部，可以包含多个N阱么？

jenciek · 发表于 2025-7-7 11:53:31

Charlie4gh 发表于 2025-7-7 11:27
根据PDK提供的画就行了，只是把DNW合并起来，NW Ring合并起来而已

看不到上传的图片

，是说可以在DNW中，用N阱把NMOW包起来么？为什么我一包，本来D端连的VDD，S端连接的衬底电位，包起来后，D端就自动变成边衬底电位，S端就自动连接上VDD了，而且显示两端都有叉号，显示错误。

Charlie4gh · 发表于 2025-7-7 14:00:29

jenciek 发表于 2025-7-7 11:38
看不到图。也就是说，DNW内部，可以包含多个N阱么？

是的，DNW里面我们一般叫P井，只能同电位的N井才能合并呀，不同电位合并不了，还有为啥你的NMOS接VDD？

jenciek · 发表于 2025-7-7 14:18:16

Charlie4gh 发表于 2025-7-7 14:00
是的，DNW里面我们一般叫P井，只能同电位的N井才能合并呀，不同电位合并不了，还有为啥你的NMOS接VDD？ ...

是作亚阈值管子用的

jenciek · 发表于 2025-7-7 14:19:39

Charlie4gh 发表于 2025-7-7 14:00
是的，DNW里面我们一般叫P井，只能同电位的N井才能合并呀，不同电位合并不了，还有为啥你的NMOS接VDD？ ...

刚才上面的图，能重新发一下么？

jenciek · 发表于 2025-7-7 14:30:18

Charlie4gh 发表于 2025-7-7 14:00
是的，DNW里面我们一般叫P井，只能同电位的N井才能合并呀，不同电位合并不了，还有为啥你的NMOS接VDD？ ...

需要在DNW中，单独画出PW这一层么，还是NW隔离出的区域，就默认是PW了？

[求助] smic的DNW版图怎么画，有没有相关教程